5 月 23 日消息，高效能計算機公司（Efficient Computer）今年 3 月完成了 1600 萬美元（IT之家備注：當前約 1.16 億元人民幣）的種子輪融資之后，聲稱要在 1 年內構建從編譯器到硅芯片的全新技術棧。
該公司的方法是創(chuàng)造一種“通用的、后馮-諾依曼時代的處理器設計，不僅易于編程，而且能效極高”。
Efficient Computer 的創(chuàng)始人兼首席執(zhí)行官布蘭登?露西亞（Brandon Lucia）說：
今天的計算機效率低得可怕。主流的“馮-諾依曼”處理器設計浪費了 99% 的能源。不幸的是，這種低效已經深深地融入了它們的設計之中。
在馮-諾依曼處理器中，程序是由一連串簡單的指令組成的，但按簡單指令運行程序的速度慢得令人無法接受。
要提高效率，就必須從根本上重新思考我們如何設計計算機。
該公司所研發(fā)的架構不是像馮-諾依曼設計那樣執(zhí)行一系列指令，而是以“指令電路”（circuit of instructions）形式表達程序，顯示哪些指令可以相互對話。這種設計被稱為 Fabric 處理器架構，已在 Monza 測試 SoC 中實現(xiàn)。
Lucia 最近接受了歐洲 eeNews 的采訪，更詳細地解釋了公司的做法，IT之家翻譯相關內容如下：
和主流芯片本質上不同的是，我們的架構是在卡內基梅隆大學的研究基礎上，同時開發(fā)出編譯器和軟件棧的，我們在設計時考慮到了通用性。
我們不需要寄存器流，也不需要每個周期都進行指令取回。磁貼的子集也是內存訪問磁貼--這是一種高效的內存結構設計方式。
芯片的初始性能為 1.3 至 1.5TOPS / W，功耗為 500mW 至 600mW，但這實際上僅僅是個開始。
2025 年初，我們可以在 200MHz 的頻率下達到 100GOPS，我們認為我們可以在功耗不變的情況下將性能提高 10 到 100 倍。